1.可編程邏輯器件簡介

2.可編程邏輯器件的發(fā)展歷史

3. FPGA/CPLD 的基本結(jié)構(gòu)

3.1 FPGA 的基本結(jié)構(gòu)

3.2 CPLD 的基本結(jié)構(gòu)

3.3 FPGA 和 CPLD 的比較

3.4 FPGA/CPLD 的設(shè)計流程

4. PLD/FPGA 的分類和使用

5. FPGA 關(guān)鍵電路的設(shè)計（小電路設(shè)計）：

5.1 FPGA 管腳設(shè)計

5.2 下載配置與調(diào)試接口電路設(shè)計

5.3 高速 SDRAM 存儲器接口電路設(shè)計

5.4 異步 SRAM（ASRAM）存儲器接口電路設(shè)計

5.5 FLASH 存儲器接口電路設(shè)計
5.6 開關(guān)、按鍵與發(fā)光 LED 電路設(shè)計

5.7 VGA 接口電路設(shè)計

5.8 PS/2 鼠標及鍵盤接口電路設(shè)計

5.9 RS-232 串口

5.10 字符型液晶顯示器接口電路設(shè)計

5.11 USB2.0 接口芯片 CY7C68013 電路設(shè)計

5.12 電源電路設(shè)計

5.13 復(fù)位電路設(shè)計

5.14 撥碼開關(guān)電路設(shè)計

5.15 i2c 總線電路設(shè)計

5.16 時鐘電路設(shè)計

5.17 圖形液晶電路設(shè)計

2.1 硬件描述語言簡介

2.1.1 Verilog HDL 的特點

2.1.2 Verilog HDL 的設(shè)計流程簡介

2.2 Verilog 模塊的基本概念和結(jié)構(gòu)

2.2.1 Verilog 模塊的基本概念

2.2.2 Verilog HDL 模塊的基本結(jié)構(gòu)

2.3 數(shù)據(jù)類型及其常量及變量

2.4 運算符及表達式

2.4.1 算術(shù)運算符

2.4.2 關(guān)系運算符

2.4.3 邏輯運算符

2.4.4 按位邏輯運算符

2.4.5 條件運算符

2.4.6 移位運算符

2.4.7 拼接運算符

2.4.8 縮減運算符

2.5 條件語句和循環(huán)語句

2.5.1 條件語句

2.5.2 case 語句

2.5.3 while 語句

2.5.4 for 語句

2.6 結(jié)構(gòu)說明語句

2.6.1 initial 語句

2.6.2 always 語句

2.6.3 task 和 function 語句

2.7 系統(tǒng)函數(shù)和任務(wù)

2.7.1 標準輸出任務(wù)

2.7.2 仿真控制任務(wù)

2.7.3 時間度量系統(tǒng)函數(shù)

2.7.4 文件管理任務(wù)

2.8 小結(jié)

3.1 Altera 高密度 FPGA

3.1.1 主流高端 FPGA——Stratix 系列

3.1.2 內(nèi)嵌高速串行收發(fā)器的 FPGAStratixGX 系列

3.2 Altera 的 Cyclone 系列低成本 FPGA

3.2.1 新型可編程架構(gòu)

3.2.2 嵌入式存儲資源

3.2.3 專用外部存儲接口電路

3.2.4 支持的接口和協(xié)議

3.2.5 鎖相環(huán)的實現(xiàn)

3.2.6 I/O 特性

3.2.7 Nios II 嵌入式處理器

3.2.8 配置方案

3.3 Altera 的 MAXII 系列 CPLD 器件

3.4 Quartus II 軟件綜述

3.4.1 Quartus II 軟件的特點及支持的器件

3.4.2 Quartus II 軟件的工具及功能簡介

3.4.3 Quartus II 軟件的用戶界面

3.5 設(shè)計輸入

3.5.1 建立工程

3.5.2 建立設(shè)計

3.6 綜合

3.7 布局布線

3.8 仿真

3.9 編程與配置

3.10 小結(jié)

階段四：
4.1 FPGA 的硬件設(shè)計技術(shù)

4.2 基于 Nios II 的 SOPC 系統(tǒng)設(shè)計

4.3 Nios II 的 SOPC 系統(tǒng)的設(shè)計實例

4.4 系統(tǒng)時序邏輯設(shè)計技術(shù)

4.5 基于 FPGA 的 IP 核設(shè)計技術(shù)

4.6FPGA 的數(shù)據(jù)采集系統(tǒng)設(shè)計

4.7 基于 FPGA 的硬件回路仿真器設(shè)計

階段五：
5.1 IP 的概念

5.2 Alter 可提供的 IP

5.3 Alter IP 在設(shè)計中的作用

5.4 使用 Alter 的基本宏功能

5.5 使用 Alter 的 IP 核